- サイト掲載求人数：1,425件
レイアウト設計 に該当する転職・求人一覧
| 勤務地 | 京都府長岡京市東神足1丁目10番1号 |
|---|---|
| 年収 | 400-850万円 ※上記年収には、月平均残業20時間分の残業代が含まれています。 |
| 業務内容 | ■5Gや次世代通信のRF送受信ブロックに電源を供給し、低消費電力化を実現する機能を持つモジュールの技術開発及び製品開発発を担当していただきます。 【具体的には】 ・CMOSアナログ回路(DCDCコンバーターなど)設計、デジタル回路設計（F... |
| 求める経験 | 【必須要件】 ■電気/電子回路に関する基礎知識をお持ちの方で、下記いずれかの興味をお持ちの方 ・CMOSアナログ回路設計(DCDCコンバーター等) ・デジタル回路設（FPGA、Verilog等） ・ICレイアウト設計 ・回路・電磁界シミュレ... |
| 勤務地 | 神奈川県横浜市港北区新横浜2丁目3-12 |
|---|---|
| 年収 | 600-1400万円 |
| 業務内容 | ■デザインエンジニアとして、不揮発性メモリの設計・開発を担当していただきます。 |
| 求める経験 | 【必須要件】 ■以下いずれかのご経験 ・ロジック半導体の設計経験 ・ロジック半導体の検証経験 【歓迎要件】 ■10または20nmのNANDメモリに関する3年以上の実務経験があり、以下に精通していること ・I／O、論理回路、アナログ回路とメ... |
| 勤務地 | 大阪府大阪市中央区平野町4丁目2-3 |
|---|---|
| 年収 | -1200万円 ※賞与：年3回（9か月分） 固定賞与4か月分＋会社業績賞与On-Target 2か月分＋個人業績賞与On-Target 3か月分（グレードに応じて月数は異なる） |
| 業務内容 | ■下記職種の方を対象に、会社説明会を開催します。（30分?60分程度） ■同社デザインセンター長、メモリ開発部部長より、同社の特徴、ポジションについてお伝えするイベントです。 ※以前、同社に応募したことがある方でも、応募できる可能性がありま... |
| 求める経験 | 【必須要件】 ※下記どちらも該当する方 ■半導体業界にて、顧客サポート・アプリケーションエンジニア・デジタル設計・レイアウト設計・スタンダートセル開発・EDAエンジニアのいずれかの経験をお持ちの方 ■英語・日本語双方での口頭・書面でのコミュ... |
| 勤務地 | 神奈川県横浜市栄区笠間2-5-1 |
|---|---|
| 年収 | 470-1200万円 ※諸手当、福利厚生は雇用形態等諸条件により、適用外の場合があります。詳しくはコンサルタントまでお問い合わせ下さい。 |
| 業務内容 | NAND型フラッシュメモリのレイアウト設計業務、主にプロダクトチップに関する、下記業務に携わっていただきます。 【具体的には】 ・アナログ回路ブロックのマニュアルによるレイアウト設計 ・ロジック回路ブロックの自動配置配線によるレイアウト設計... |
| 求める経験 | 【必須要件】 ■アナログ回路のレイアウト設計または自動配置配線のレイアウト設計の知識・経験を有する方 ■基礎的な英語力 【歓迎要件】 以下の使用ツールの経験をお持ちの方 ・Synopsys社のHERCULES ・Mentor Graph... |
| 勤務地 | 神奈川県横浜市西区みなとみらい4-6-2 みなとみらいグランドセントラルタワー10階 |
|---|---|
| 年収 | -1200万円 ※賞与：年3回(9か月分) 固定賞与4か月分＋会社業績賞与On-Target 2か月分＋個人業績賞与On-Target 3か月分（グレードに応じて月数は異なる） |
| 業務内容 | ■高速、低消費電力、低電圧を実現するスタンダードセル、レイアウト設計、最適化、タイミング検証を担当いただきます。 ※経験とスキルに応じて、テクニカルマネージャーとしての採用も検討できます。 |
| 求める経験 | 【必須要件】 ※下記全ての経験をお持ちの方 ■ビジネスレベルの英語力をお持ちの方 ■スタンダードセル設計、あるいは、同様の回路設計経験 （※スタンダードセル経験がなくとも、IO、メモリマクロ経験をお持ちの方） 【歓迎要件】 ■CMOSトラ... |
| 勤務地 | 神奈川県横浜市西区みなとみらい4-6-2 みなとみらいグランドセントラルタワー10階 |
|---|---|
| 年収 | -1200万円 ※賞与：年3回(9か月分) 固定賞与4か月分＋会社業績賞与On-Target 2か月分＋個人業績賞与On-Target 3か月分（グレードに応じて月数は異なる） |
| 業務内容 | ■先端テクノロジーに向けたメモリIP、アナログIP、スタンダードセルのレイアウト設計を担当いただきます。 ※経験とスキルに応じて、テクニカルマネージャーとしての採用の可能性もあります。 |
| 求める経験 | 【必須要件】 ■EDAツールの使用経験（Virtuoso歓迎） ※英語力についてはそこまで必要はございません。 【歓迎要件】 ■スタンダードセル、SRAM、IOに関する専門知識をお持ちの方 ■英語の使用に抵抗感のない方 ■16nm以細、F... |
| 勤務地 | 東京都小平市上水本町5-20-1 |
|---|---|
| 年収 | 800-1000万円 ※諸手当、福利厚生は雇用形態等諸条件により、適用外の場合があります。詳しくはコンサルタントまでお問い合わせ下さい。 |
| 業務内容 | ■集積回路のアナログ設計において、優れた技術を推進し、各ブロック設計者と協力しながら、仕様から設計データまで、ブロックおよびトップレベルの設計を担当していただきます。 【具体的には】 ・基準電圧、バイアス回路、コンパレータ、アンプなどの ... |
| 求める経験 | 【必須要件】※下記いずれも必須 ・5?8年程度以上のLSIアナログ設計経験 ・英語力TOEIC600以上目安） 【歓迎要件】 ・車載製品またはアプリケーションの開発経験 ・IPDまたはGDU製品設計経験 |
| 勤務地 | 茨城県ひたちなか市堀口730 |
|---|---|
| 年収 | 500-1000万円 |
| 業務内容 | ■SiCパワーデバイス・プロセス開発業務をご担当いただきます。 【具体的には】 ■ウェハプロセス開発／インテグレーション 例：構想検討?量産技術確立 ■デバイス構造設計／インテグレーション ■他部門との連携 例：設計部、生産技術部、品質保... |
| 求める経験 | 【必須要件】下記いずれも必須 ■半導体デバイス構造設計もしくはプロセス開発経験（3年以上） 分野：化合物半導体（GaN、LED用途、高周波用途など）、シリコン半導体（メモリ、CMOSイメージセンサなど） ■ビジネスレベルの英語力 例：顧客と... |
| 勤務地 | 愛媛県西条市ひうち8-6 |
|---|---|
| 年収 | 500-1000万円 |
| 業務内容 | ■SiCパワーデバイス・プロセス開発業務をご担当いただきます。 【具体的には】 ■ウェハプロセス開発／インテグレーション 例：構想検討?量産技術確立 ■デバイス構造設計／インテグレーション ■他部門との連携 例：設計部、生産技術部、品質保... |
| 求める経験 | 【必須要件】下記いずれも必須 ■半導体デバイス構造設計もしくはプロセス開発経験（3年以上） 分野：化合物半導体（GaN、LED用途、高周波用途など）、シリコン半導体（メモリ、CMOSイメージセンサなど） ■ビジネスレベルの英語力 例：顧客と... |
| 勤務地 | 京都府長岡京市東神足1丁目10-1 |
|---|---|
| 年収 | 400-800万円 ■上記年収には別途残業代が支給されます。 |
| 業務内容 | ■同社にてスマートフォン向けの通信用IC（スイッチ、LNA、PA制御ICなど）の設計・開発を行っていただきます。 【具体的には】 ・主にRF CMOSプロセスを用いたICの回路設計およびレイアウト ・EDAを使った回路シミュレーションや電磁... |
| 求める経験 | 【必須要件】※以下のすべてを満たす方 ■英語アレルギーがない方 ■以下のいずれかの経験をお持ちの方 ・Si系の半導体設計（CMOS/アナログ）経験 ・半導体設計があり、高周波評価経験 【歓迎要件】 ■Cadenceを使って半導体IC設計を... |