Chip on Wafer開発エンジニア/次世代PKG 社名非公開
| 職種 | Chip on Wafer開発エンジニア/次世代PKG |
|---|---|
| 社名 | 社名非公開 |
| 業務内容 |
■業務内容 次世代パッケージにおけるThermal Compression Bonding（TCB）によるChip on Waferプロセス開発をお任せします。 ※今回の勤務地であるリーフみなとみらいはみなとみらい21地区（★）内のオフィスとなります。 この度 半導体の次世代パッケージング技術の研究拠点を新設することを決定しました。 ★：横浜経済の持続的な成長・発展をめざして、横浜市が独自の企業立地支援制度の活用などにより、積極的な企業誘致を行っているエリア 【研究開発の概要】 サムスンの新たな研究拠点「アドバンスド・パッケージ・ラボ（Advanced Package Lab、以下APL）」は、合計2,000坪の面積に技術研究ができる施設やオフィスなどを構え、2024年度開設を予定しています。投資規模は今後5年間で400億円（約3,500億ウォン）を上回ると予想されます。 先端パッケージ技術は、半導体業界が迎えつつある微細化の限界を突破するための方法の一つとして注目されています。異なる半導体を水平および垂直につなげるヘテロジニアス（異種）・インテグレーション（集積化）を使い、小さなパッケージによりたくさんのトランジスタを集積し、1つのパッケージにさまざまな機能を実装できるようにします。 |
| 求める経験 | 【必須要件】 ■半導体装置メーカー、半導体素材メーカー、半導体デバイスメーカーいずれかでのプロセス開発経験者 【歓迎要件】 ■下記プロセスのいずれかを経験 ・Thermal Compression Bonding（TCB）によるChip on Waferプロセス ・Thermal Compression Bonding（TCB）によるChip on Waferに関わる周辺プロセス（薄チップ加工、実装プロセス）のプロセスインテグレーション |
| 勤務地 |
神奈川県
詳細につきましてはご面談時にお伝え致します
|
| 年収 |
年収 500 ～ 1300 万円 経験・スキルに応じて変動の可能性があります |
| 勤務時間 | 08:30～17:00 |
| 休日・休暇 |
完全週休二日（土日）夏季休暇、年末年始休暇、慶弔休暇 有給休暇10~20日 |
| 募集背景 | 増員のための募集になります。詳細につきましてはご面談時にお伝え致します。 |
| 雇用形態 | 正社員 |
この求人情報は、「株式会社パソナ」が取り扱っています
この情報を保有しているコンサルタントへ紹介を受けるには、マイナビスカウティングに会員登録が必要です。
応募登録いただくにあたり
にご同意いただき、マイナビスカウティングに応募情報を開示することをご了承の上登録ください。